Avancerad förpackning är en av de tekniska höjdpunkterna under "More than Moore"-eran.Eftersom chips blir allt svårare och dyra att miniatyrisera vid varje processnod, lägger ingenjörer flera chips i avancerade paket så att de inte längre behöver kämpa för att krympa dem.Den här artikeln ger en kort introduktion till 10 av de vanligaste termerna som används inom avancerad förpackningsteknik.
2.5D-paket
2.5D-paketet är ett framsteg av traditionell 2D IC-förpackningsteknik, vilket möjliggör finare linje- och utrymmesutnyttjande.I ett 2.5D-paket staplas nakna formar eller placeras sida vid sida ovanpå ett mellanläggsskikt med kiselvia-vias (TSV).Basen, eller mellanläggsskiktet, tillhandahåller anslutning mellan chipsen.
2.5D-paketet används vanligtvis för avancerade ASIC:er, FPGA:er, GPU:er och minneskuber.2008 såg Xilinx dela upp sina stora FPGA:er i fyra mindre chips med högre avkastning och koppla dessa till kiselmellanläggsskiktet.2.5D-paket föddes sålunda och blev så småningom allmänt använda för processorintegration med hög bandbredd (HBM).
Diagram över ett 2.5D-paket
3D-paketering
I ett 3D IC-paket staplas logic die tillsammans eller med lagringsdyna, vilket eliminerar behovet av att bygga stora System-on-Chips (SoCs).Formen är anslutna till varandra med ett aktivt mellanläggsskikt, medan 2.5D IC-paket använder ledande bump eller TSV:er för att stapla komponenter på mellanskiktet, 3D IC-paket kopplar flera skikt av kiselskivor till komponenter med TSV:er.
TSV-tekniken är den viktigaste möjliggörande teknologin i både 2.5D- och 3D-IC-paket, och halvledarindustrin har använt HBM-teknik för att producera DRAM-chips i 3D-IC-paket.
En tvärsnittsvy av 3D-paketet visar att den vertikala sammankopplingen mellan kiselchips uppnås genom metallisk koppar-TSV.
Chiplet
Chiplets är en annan form av 3D IC-paketering som möjliggör heterogen integration av CMOS- och icke-CMOS-komponenter.Med andra ord är de mindre SoCs, även kallade chiplets, snarare än stora SoCs i ett paket.
Att bryta ner en stor SoC i mindre, mindre marker ger högre avkastning och lägre kostnader än en enda nakna stans.chiplets tillåter designers att dra nytta av ett brett utbud av IP utan att behöva överväga vilken processnod som ska användas och vilken teknik som ska användas för att tillverka den.De kan använda ett brett utbud av material, inklusive kisel, glas och laminat för att tillverka chipet.
Chiplet-baserade system består av flera Chiplets på ett mellanliggande lager
Fan Out-paket
I ett Fan Out-paket fläktas "anslutningen" bort från chippets yta för att ge mer extern I/O.Den använder ett epoxiformningsmaterial (EMC) som är helt inbäddat i formen, vilket eliminerar behovet av processer som wafer-stötning, flussning, flip-chip-montering, rengöring, bottensprutning och härdning.Därför behövs inget mellanskikt heller, vilket gör heterogen integration mycket lättare.
Fan-out-teknik erbjuder ett mindre paket med mer I/O än andra pakettyper, och 2016 var det teknikstjärnan när Apple kunde använda TSMC:s förpackningsteknik för att integrera sin 16nm applikationsprocessor och mobila DRAM i ett enda paket för iPhone 7.
Fan-out förpackning
Fan-Out Wafer Level Packaging (FOWLP)
FOWLP-tekniken är en förbättring av förpackning på wafer-nivå (WLP) som ger fler externa anslutningar för silikonchips.Det handlar om att bädda in chipet i ett epoxiformningsmaterial och sedan konstruera ett högdensitetsomfördelningsskikt (RDL) på waferns yta och applicera lödkulor för att bilda en rekonstituerad wafer.
FOWLP tillhandahåller ett stort antal anslutningar mellan paketet och appliceringskortet, och eftersom substratet är större än formen är formstigningen faktiskt mer avslappnad.
Exempel på ett FOWLP-paket
Heterogen integration
Integreringen av olika komponenter tillverkade separat i överordnade sammansättningar kan förbättra funktionaliteten och förbättra driftsegenskaperna, så att tillverkare av halvledarkomponenter kan kombinera funktionella komponenter med olika processflöden till en enda sammansättning.
Heterogen integration liknar system-in-package (SiP), men istället för att kombinera flera nakna dies på ett enda substrat, kombinerar den flera IP:er i form av Chiplets på ett enda substrat.Grundtanken med heterogen integration är att kombinera flera komponenter med olika funktioner i samma paket.
Några tekniska byggstenar i heterogen integration
HBM
HBM är en standardiserad stacklagringsteknik som tillhandahåller kanaler med hög bandbredd för data i en stack och mellan minne och logiska komponenter.HBM-paket staplar minnesbrickor och kopplar ihop dem via TSV för att skapa mer I/O och bandbredd.
HBM är en JEDEC-standard som vertikalt integrerar flera lager av DRAM-komponenter i ett paket, tillsammans med applikationsprocessorer, GPU:er och SoC:er.HBM implementeras primärt som ett 2.5D-paket för avancerade servrar och nätverkschips.HBM2-utgåvan tar nu upp kapacitets- och klockfrekvensbegränsningarna för den första HBM-utgåvan.
HBM-paket
Mellanlager
Mellanläggsskiktet är den ledning genom vilken de elektriska signalerna leds från den nakna flerchipsplattan eller kortet i förpackningen.Det är det elektriska gränssnittet mellan uttagen eller kontakterna, vilket gör att signalerna kan spridas längre bort och även anslutas till andra uttag på kortet.
Mellanskiktet kan vara tillverkat av kisel och organiska material och fungerar som en brygga mellan multi-die-formen och skivan.Mellanskikt av kisel är en beprövad teknik med hög I/O-densitet och TSV-bildningsförmåga och spelar en nyckelroll i 2,5D och 3D IC-chipförpackningar.
Typisk implementering av ett systempartitionerat mellanlager
Omfördelningslager
Omfördelningsskiktet innehåller kopparanslutningarna eller justeringarna som möjliggör de elektriska anslutningarna mellan de olika delarna av förpackningen.Det är ett lager av metalliskt eller polymert dielektriskt material som kan staplas i förpackningen med nakna form, vilket minskar I/O-avståndet för stora chipset.Omfördelningslager har blivit en integrerad del av 2.5D- och 3D-paketlösningar, vilket gör att chipsen på dem kan kommunicera med varandra med hjälp av mellanliggande lager.
Integrerade paket som använder omfördelningslager
TSV
TSV är en nyckelimplementeringsteknik för 2.5D- och 3D-förpackningslösningar och är en kopparfylld wafer som ger en vertikal sammankoppling genom kiselwaferformen.Den löper genom hela formen för att tillhandahålla en elektrisk anslutning, som bildar den kortaste vägen från ena sidan av formen till den andra.
Genomgående hål eller vior etsas till ett visst djup från framsidan av skivan, som sedan isoleras och fylls genom avsättning av ett ledande material (vanligtvis koppar).När chipet väl är tillverkat, tunnas det ut från baksidan av skivan för att exponera viaorna och metallen som avsatts på baksidan av skivan för att slutföra TSV-sammankopplingen.
Posttid: 2023-07-07